Mi configuración: PCB de 53 x 28 mm, uC se ejecutará en algún lugar entre 1 MHz y 8MHz. Diseño de doble capa de PCB.
A partir de la información que reuní en este sitio, parece que hay dos aspectos a considerar al decidir cómo tratar los rastros de PCB:
1) Frecuencia sinusoidal máxima de las señales digitales (cuadradas) que se ejecutan en la placa. Para este, entiendo que el tercer armónico es una buena frecuencia máxima para ser pesada.
2) Bordes ascendentes / descendentes de dichas señales digitales. Para este punto, no sé qué frecuencias deben considerarse ni cómo determinarlas. O cómo manipularlos (?) Tampoco.
No estoy seguro de si mi comprensión es errónea o no. Todo lo que pude encontrar en la hoja de datos de ATMega168 uC es que para algunos pines utilizados en algunos modos (como TWI), el hardware cambia a un modo especial que no considera fallas menores a 50 ns y que disminuye su velocidad tasa en esos pines.
¡Ayuda!