La intuición detrás del flip-flop RS

Navega tus respuestas
4

Estoy luchando para envolver mi mente detrás del concepto de flip-flop RS. Para mí, el diagrama parece muy no intuitivo. Cuando acepto, por ejemplo, que Q es ALTO y sigo la ruta de la señal (¿es correcto decirlo así?) Llego a una contradicción lógica (por ejemplo, NO Q también es ALTO). ¿Podrías por favor compartir algún conocimiento e iluminarme?

    
pregunta Vladislavs Burakovs

3 respuestas

4

Creo que su confusión proviene de tratar los identificadores de salida Q y / Q literalmente.

Como dice Curd, si tanto S como R se mantienen altas (en el diagrama de Oli), tanto Q como / Q serán simultáneamente bajas. Entonces, desde una perspectiva puramente lógica, la suposición de que las salidas son Q y / Q deben ser erróneas.

Es mejor etiquetar las salidas de los retenes SR de dos compuertas como Q y Q ', con Q' = / Q excepto cuando S = R = 1.

    
respondido por el MikeJ-UK
6

Veamos la versión de la compuerta NOR del SR Latch:

SicomenzamosconlasentradasSyRbajasyQaltas,entonceslapuertainferiortieneunalógicaaltaensuentrada.EstosignificaquesusalidaQbaresbaja.Comolapuertasuperiortieneambasentradasbajas,susalidaesaltaynohayconflicto.

AhorasitraemosRalta,Qdebebajar.Ahoralapuertainferiortieneambasentradasbajas,porloquesusalidaQbardebeiralta.SidejamosqueRvuelvaabajar,lascosaspermanecencomoestánporqueQbarahoraestáaltoymanteniendolaspuertassuperioresotraentradaalta.

Enlaanimaciónanterior,elrojoes1yelnegroes0.

Silomiraseltiemposuficiente,tendrásentido.

Paraaclararunpocomáslascosas,aquíestálatabladeverdadparaelcierreanterior:

Tenga en cuenta que las dos entradas altas no están permitidas, ya que viola el Q! = Qbar como se explica en las otras respuestas.

página de Wiki en Flip Flops

    
respondido por el Oli Glaser
3

Con un flip-flop NAND no es una contradicción tener tanto Q como ~ Q alta.
Este es el caso cuando las entradas ~ S y ~ R están bajas, es decir, activas.

Obtienes el estuche analógico con un NOR-Flip-Flop con ambas entradas S y R. alta.
Entonces ambas salidas Q y ~ Q estarán bajas.

    
respondido por el Curd

Lea otras preguntas en las etiquetas

¿Por qué un digipot requiere que los voltajes en sus terminales estén entre tierra y VCC? transistores Arduino / Atmega con TIP120 / 121/122: pregunta actual de base