¿Las lecturas de ADC interrumpirán mis bucles de control analógico?

El indicador de corriente tiene una salida de baja impedancia y no causa problemas. No encontré un circuito de entrada de ADC equivalente en la hoja de datos de NXP, pero Atmel muestra un circuito que consta de 14 Condensador pF y resistencia de la serie 1..100 k \ $ \ Omega \ $ (p. 259). Eso es alta impedancia, y no perturbará un divisor de voltaje resistivo.

Pero tenga en cuenta que los pines de E / S a menudo tienen una corriente de fuga de hasta 1 \ $ \ mu \ $ A, si los usa como entradas analógicas o no . Entonces, si el divisor de voltaje dibuja menos de 100 \ $ \ mu \ $ A, lo almacenaría. Utilice un margen de entrada actual de bajo sesgo como buffer, o podría tener la misma fuga de 1 \ $ \ mu \ $ A que tiene el microcontrolador.

Muchos ADC tienen condensadores en las etapas de entrada que se conectan a una entrada cuando se toma una medida y se desconectan de la entrada cuando no se toma una medida. Si el voltaje en una de estas tapas no coincide con la tensión en la entrada en el momento en que ocurre, la corriente fluirá hacia afuera de la clavija de entrada según sea necesario para cargar o descargar esa tapa interna. Esto puede o no afectar el comportamiento del circuito; Hay cuatro escenarios de interés:

1. Si el voltaje en la tapa coincide con el voltaje de entrada, no fluirá corriente y no habrá problema.
2. Si el pin de entrada está acoplado estrechamente a un capacitor que es mucho más grande que la tapa interna del chip, el voltaje de la tapa externa no será perturbado apreciablemente por la breve corriente, y no habrá problema.
3. Si el pin de entrada está conectado a través de una resistencia relativamente baja a algo que no se moverá, de modo que cualquier perturbación se resolverá entre el momento en que se conecte el capacitor y el ADC tome su lectura (ese intervalo de tiempo a menudo se llama "ADC El tiempo de adquisición, y en muchos chips es configurable), no habrá problema.
4. Si las condiciones anteriores no se aplican, la tensión en el pin de salida puede verse alterada cuando el chip conecta su tapa interna, y tal perturbación afectará el valor medido. Problema.

En muchos chips, si se ha tomado una lectura recientemente, el voltaje en la tapa interna coincidirá con el voltaje de la última lectura, independientemente del canal en el que se tomó. Por lo tanto, si uno toma dos o más lecturas consecutivas con el mismo canal, los efectos de la capacitancia en la lectura serán relativamente menores; tomar una lectura en otro canal que está en un voltaje diferente, sin embargo, puede corromper la primera lectura tomada después de que el sistema vuelva al canal original.

En algunos chips, el voltaje en la tapa parece ser efectivamente aleatorio; independientemente de la secuencia en la que se realicen las lecturas, la tapa a veces agregará carga y otras veces eliminará la carga, y tomar lecturas consecutivas en el mismo canal no ayudará. Lo único que ayudará será establecer el tiempo de adquisición de ADC el tiempo suficiente para que el pin se asiente.

Si tiene acceso a un alcance, puede ayudarlo a ver si estos fenómenos están afectando las entradas. Es posible que no le diga todo lo que le gustaría saber (muchos ámbitos le permiten a uno ver señales dentro de aproximadamente el 1% y, a menudo, es conveniente tomar lecturas de ADC que sean más precisas que eso) pero debe proporcionar algunas pistas útiles.

El capacitor de entrada en el ADC puede ser fácilmente un pequeño problema si la fuente de la tensión analógica es un amplificador operacional con alta ganancia. Los amplificadores operacionales pueden volverse inestables por la presencia de un condensador, especialmente la presencia repentina.

Por ejemplo, esto es lo que sucede cuando el condensador de muestreo de un ADC MCP3204 está conectado a la salida de un amplificador de instrumentación AD8556 con una ganancia de 1000.

Observe que en el momento del muestreo, la señal anglog repentinamente cae y se recupera por encima de su nivel original antes de establecerse. Esto estaba causando un ruido notable en mi lectura.

Para contrarrestar esto, me aseguré de que el tiempo de muestreo del ADC termine algún tiempo después de que la señal se establezca. Hice esto dejando un pequeño espacio en la señal CLK durante este tiempo.

¿Pero la caída de voltaje afectará su bucle de control analógico?

No tiene por qué hacer. Dudo que su circuito de control deba reaccionar a los cambios tan rápido como un par de microsegundos. En cuyo caso, simplemente puede filtrar el analógico con una resistencia y un condensador. (No tengo Altium en esta PC, de lo contrario te dibujaría un esquema)