Detección de tres estados

Dado que todas estas respuestas dependen de cuán "tri-state" sea tri-state, estoy empezando a pensar que el método del opto-acoplador, que es más actual, no es tan malo. Algo como un LDA100 es bipolar con 1mA en 33 actual y mínimo % de la tasa de transferencia actual.

"Lento", sin embargo, 7 / 20uS.

^{simular este circuito : esquema creado usando CircuitLab}

Un indicador simple de tres estados para un circuito lógico de 5 V.

^{simular este circuito : esquema creado usando CircuitLab}

Figura 1. ¿Funcionaría?

• Si la salida es alta, entonces D2 se descompone y Q4 activa el TRI bajo.
• Si la salida es baja, entonces D1 se descompone, Q5 enciende la función Q4 y TRI baja.
• Si la salida está en estado triple, ninguno de los transistores se enciende y TRI se pone en alto.

Como cuestión de interés (pero un poco fuera de tema en esta pregunta), aquí hay otra opción sin transistor que funcionará para algunas familias lógicas.

^{simular este circuito}

Figura 2. Un simple detector de triple estado XOR.

• Con los valores de resistencia mostrados en la Figura 2, este circuito requiere un umbral de V + / 2.
• Con IN flotante / en triple estado, las entradas XOR superior e inferior se desplazan a 2/3 V + (alto) y 1/3 V + (bajo) respectivamente. La salida se activará.
• Si IN es alto, las entradas superior e inferior van a V + (alto) y 2/3 V + (alto) para que la salida se desactive.
• Si se baja IN, las entradas superior e inferior van a 1/3 V + (bajo) y 0 (bajo) para que la salida se desactive.

Esta es una forma, puede que no sea la mejor, asumiendo niveles de 5V CMOS.

^{simular este circuito : esquema creado usando CircuitLab}

Pero personalmente, usaría un comparador dual, por ejemplo. LM393 con salidas cableadas Y. 6 resistencias (tal vez solo una sola red) y un chip. O, alternativamente, los dos transistores, cada uno con resistencias de base y dos resistencias de carga, similares a los anteriores y hacen la lógica con un 3/4 a 74HC00.

Intentaría separar los tres estados con una serie acoplada por un emisor de un transistor NPN y PNP como etapa de entrada.

^{simular este circuito : esquema creado usando CircuitLab}

Cuando tanto el transistor de empuje como el de tracción dentro del µC están abiertos (Hi-Z), la corriente se ejecuta desde Vdd a través del emisor del NPN al emisor del PNP a la base hasta la GND. Tenemos corrientes de colector tanto en la NPN como en la PNP.

Cuando el transistor de empuje en el µC está conduciendo, no hay un potencial entre la base y el emisor del NPN, por lo que no tenemos una corriente de colector aquí.

Lo mismo para el transistor de tracción y el PNP.

EDITAR: Se agregó una etapa de salida simple.

Finalmente encontré uno basado en los pensamientos de Janka. Nivel de cambio más estricto que el de Spehro, pero mucho más.

^{simular este circuito : esquema creado usando CircuitLab}

Ahora solo necesito dos de esos en un pin de 6 pin ..... por favor.

Después de dormir en él, me di cuenta de que puedo reducirlo bastante.

^{simular este circuito}

Tengo que decir que me gustan más los voltajes de transición con este circuito. Los otros son diodos caídos del riel, por lo que son más sensibles a la línea que se conduce con suficiente fuerza.