Tres cosas que debes tener en cuenta:
1) La mayoría de las recomendaciones de omisión en hojas de datos y notas de aplicación son bastante aleatorias en mi opinión. Fácilmente puede ser un mejor ingeniero que la persona que escribió la nota de la aplicación :-). Una hoja de datos mejor explicaría qué tan baja debe ser la impedancia que usted como diseñador de tableros debe proporcionar y con qué frecuencia. Escribí sobre esto aquí .
2) La mayor parte de la inductancia parásita proviene de su inductancia de montaje (huella y longitud) y no del capacitor en sí. Es por eso que le gustaría un paquete más pequeño en lugar de un valor más pequeño. Esta es la razón por la que querría acercar las vías y utilizar planos de potencia / tierra estrechamente acoplados.
3) Es posible que el chip tenga algún bypass como parte del paquete y el troquel, pero idealmente esto debería detallarse en la hoja de datos antes de poder aprovecharlo (de vuelta a mi primer punto). Si no (y esto es probable), puede intentar medir esto usted mismo, como muestro aquí .
Es posible que desee utilizar algo como pdntool.com para seleccionar la mejor combinación de capacitores de bypass según sus requisitos de impedancia y frecuencia. Este método ha funcionado de manera confiable para muchos proyectos en los últimos 15 años o más.
Me disculpo por conectar mis propias publicaciones de blog aquí, pero es mucho más rápido para mí encontrar las referencias que necesito de esa manera. Siéntase libre de hacer más preguntas.
