Al igual que tenemos un circuito bipolar múltiple en una computadora cisc, ¿tenemos un circuito divisor binario en una computadora cisc? ¿O es como usamos el restador varias veces en lugar de tener un circuito divisor real? (Al igual que risc no tiene circuito multiplicador, usa un circuito sumador en lugar de un circuito multiplicador).
Hay multiplicadores binarios aritméticos y luego hay multiplicadores de frecuencia de reloj.
Solo discutiré algo de eso, tú decides lo que quieres.
Para saber cómo funcionan los multiplicadores y divisores aritméticos, lea aquí
Los multiplicadores de frecuencia funcionan de varias maneras;
1) utilizando un PLL para dividir a la frecuencia del mezclador. Entonces, el multiplicador es en realidad un divisor. (tipos binarios, BCD o fracción N)
2) utilizando puertas de retardo con etapas en cascada y una puerta XOR más rápida para detectar las transiciones. (usado por CPU's de 700MHz RISC)
3) Diodo x2 multiplicador de RF.
4) Pulso armónico inyectado resonador sintonizado BP
Los procesadores CISC son más eficientes en el uso de ancho de banda de memoria con longitud variable e instrucciones más complejas, por lo que un CISC como el 8086 pero usan un PLL para multiplicar el reloj FSB usando divisores binarios
Así que es una pregunta de manzanas y naranjas.
Un RISC puede usar un multiplicador de retardo de la puerta XOR por simplicidad, mientras que un Intel o AMD CISC usa un divisor para PLL, un reloj VCO interno más rápido.
Puede crear una lógica binaria de división larga fácilmente, pero generalmente está limitada en frecuencia ya que las señales deben propagarse a través de Circuito completo antes de que esté disponible el resultado, y cada paso depende de lo anterior.
Los pasos de adición en las multiplicaciones pueden ser paralelos, por lo que puede intercambiar la complejidad lógica para una ejecución más rápida, pero esto no se puede hacer por división, por lo que es menos común tener lógica dedicada para un divisor completo, especialmente en microprocesadores. Puede haber una máquina de estado que puede realizar un cambio / comparar / restar por ciclo, lo que le da un resultado para un divisor de 32 bits después de 32 ciclos.
Las CPU grandes tienen divisores completos porque pueden permitirse las puertas lógicas, y las instrucciones con tiempo de ejecución variable aumentarán la complejidad de la programación de instrucciones.
Lea otras preguntas en las etiquetas circuit-design multiplier