Me preguntaba si es posible generar automáticamente un esquema a partir de una descripción de mayor nivel (CPU == > RAM, etc.) de un circuito. ¿Y si hay herramientas que pueden hacer eso?
Me preguntaba si es posible generar automáticamente un esquema a partir de una descripción de mayor nivel (CPU == > RAM, etc.) de un circuito. ¿Y si hay herramientas que pueden hacer eso?
Existen tales herramientas, por ejemplo, Altera Qsys . Usted le dice a la herramienta qué bloques desea incluir (CPU, memoria, periféricos) y define un mapa de memoria. Luego, la herramienta genera la lógica del sistema utilizando el bus de interfaz de su elección (Avalon, AMBA, etc.) Por lo general, también se genera algún tipo de archivos de inclusión para facilitar el desarrollo del software.
Algunas herramientas VHDL ofrecen generadores de diagramas esquemáticos, y en general son terribles. Por supuesto, son lógicamente correctos, pero completamente ineficaces como ayuda para la comprensión.
No es sorprendente cuando se considera lo difícil que es decirle a un noob de electrónica lo que constituye un buen esquema. Una vez que hayas subido y las señales de izquierda a derecha, todavía hay mucho margen para marcar la diferencia entre feo / inútil y bien diseñado / útil. Y ese es un humano al que intentas dar tutoría, no un programa que intentas escribir.
En mi experiencia, los ingenieros solo obtienen una copia impresa del esquema generado automáticamente. Después de eso, hacen su propio diagrama de bloques de alto nivel en PowerPoint, mejoran su elección de nombres y luego confían en que los bloques sean lo suficientemente pequeños para comprender el VHDL.
Lea otras preguntas en las etiquetas cad schematics automation