Si he tomado alguna lección de EMI / SI, es para minimizar los bucles de retorno tanto como sea posible. Puede trabajar muchas pautas de EMI / SI a partir de esa simple declaración.
Sin embargo, no haber visto ni siquiera haber visto Hyperlynx o ningún tipo de herramienta de simulación de RF completa ... es algo difícil de imaginar en qué necesito concentrarme específicamente. Mi conocimiento también se basa totalmente en libros / Internet ... no es formal ni se basa en demasiadas conversaciones con expertos, por lo que es probable que tenga conceptos extraños o brechas.
Tal como lo imagino, tengo dos componentes principales para una señal de retorno. La primera es una señal de retorno de baja frecuencia (DC-ish) que generalmente sigue como se espera ... a lo largo de la ruta de resistencia más baja a través de la red / plano de energía.
El segundo componente es una señal de retorno de alta frecuencia que intenta seguir la traza de la señal en el plano de tierra. Si cambia las capas, por ejemplo, la capa superior a la capa inferior en un tablero de 4 capas (señal, tierra, potencia, señal), la señal de retorno de HF intentará saltar desde el plano de tierra al plano de potencia mediante un desvío. a través de la ruta disponible más cercana (la tapa de desacoplamiento más cercana, con suerte ... lo que para HF podría ser un corto).
Supongo que si pones estos dos componentes en términos de inductancia, entonces lo que realmente importa es casi lo mismo (cerca de la resistencia a CC es lo que importa, en HF significa inductancia más baja por debajo de la traza) ... pero es más fácil para mí imaginarlos por separado como dos modos diferentes de tratar.
Si estoy bien hasta ahora, ¿cómo funciona eso en las capas de señal internas con dos planos adyacentes?
Tengo una placa de 6 capas (señal, tierra, potencia, señal, tierra, señal). Cada capa de señal tiene un plano de tierra adyacente que está completamente intacto (a excepción de vias / agujeros, obviamente). La capa de señal media también tiene un plano de potencia adyacente. El plano de poder se divide en varias regiones. Traté de mantenerlo al mínimo, pero mi división de 5 V, por ejemplo, toma la forma de una gran "C" gruesa alrededor del exterior del tablero. La mayor parte del resto es 3.3V, con una región de 1.8V bajo la mayor parte de un BGA grande, con una región muy pequeña de 1.2V cerca del centro de esa zona.
(1) ¿Mi plano de potencia dividido me causará problemas incluso si me enfoco en garantizar que las señales tengan buenos caminos de retorno a través de los planos de tierra? (2) ¿La ruta de retorno de baja frecuencia que toma un desvío amplio en mi división en 5V en forma de "C" causará problemas? (En general, creo que no ...)
Puedo imaginar que dos planos ininterrumpidos con una inductancia casi igual posiblemente inducirían a que la corriente de retorno fluya en ambos ... pero supongo que cualquier desvío significativo requerido en el plano de potencia hará que la señal de retorno se desvíe fuertemente hacia el plano terrestre.
(3) Además, las capas media e inferior comparten el mismo plano de tierra. ¿Qué tan grande es el problema? Adivino intuitivamente que las trazas directamente sobre otras que comparten el mismo retorno a tierra interferirían entre sí más que el simple acoplamiento de trazas adyacentes en la misma capa. ¿Debo trabajar más duro allí para asegurarme de que no ocurra?
Sospecho que podría haber un comentario "sí, en general, pero no puedes saberlo sin simularlo" que viene ... asumamos que estoy hablando en general.
EDITAR: Oh, solo pensé en algo. ¿Cruzar un plano de potencia dividiría la impedancia del trazo para la línea de banda? Puedo ver cómo la impedancia de la traza ideal es menor en parte por tener dos planos ... y si uno se rompe, ¿podría ser un problema ...?
EDITAR EDITAR: Bueno, he respondido parcialmente a mi pregunta sobre compartir un plano entre las capas de señal. La profundidad del efecto de piel probablemente limita principalmente las señales a su propio lado del plano. (1/2 oz de cobre = 0.7 mil, la profundidad de la piel a 50MHz es 0.4 mil, 0.2 mil @ 200MHz .. así que cualquier cosa por encima de 65MHz debería pegarse en su lado del avión. Estoy más preocupado por las señales DDR2 de 200MHz, pero < Los componentes de 65MHz de eso todavía podrían ser un problema)