Buenos días, Estoy diseñando un generador de temporización xga en verilog, pero mi problema es que no estoy seguro de cómo crear un reloj de píxeles con 65 MHZ para la especificación xga. ¿Alguien tiene alguna idea?. Muchas gracias de antemano.
Buenos días, Estoy diseñando un generador de temporización xga en verilog, pero mi problema es que no estoy seguro de cómo crear un reloj de píxeles con 65 MHZ para la especificación xga. ¿Alguien tiene alguna idea?. Muchas gracias de antemano.
No dice qué familia de FPGA está utilizando, pero todas tienen algún tipo de recursos de gestión de reloj basados en PLL que son muy flexibles y pueden sintetizar relojes bastante arbitrarios a partir de una frecuencia de referencia determinada.
Las herramientas FPGA del proveedor incluirán una pieza de software que configura el generador de reloj para usted, y la salida incluirá un modelo simulable. Cualquier reloj de referencia externo se generará mediante modelos de comportamiento simples en su banco de pruebas.
Lea otras preguntas en las etiquetas fpga