Una pregunta que tendrá que considerar es la cantidad de jitter que puede aceptar en su salida. Si sabe qué entrada será más rápida y desea una salida que esté sincronizada con eso, aquí hay una versión que podría ser útil.
simular este circuito : esquema creado usando CircuitLab
R1a y R1b actúan como un contador de código gris de 2 bits en la señal más lenta. Las salidas que están sincronizadas con el reloj más rápido a través de R2a / R2b y xor'ed con una señal que alterna con ese reloj más rápido (ya que "se espera que los vales del contador de códigos grises" alternen cada reloj); luego pasan por una segunda sincronización en R3a / R3b. La salida de estos produciría un valor de conteo de código gris en la frecuencia de diferencia, pero podría tener +/- un conteo de jitter. Los flip flops finales "rebotan" ese valor de conteo de código gris, y el XOR final produce efectivamente el LSB del conteo. El recuento de salida tendrá aproximadamente el mismo ciclo de trabajo que la señal de frecuencia más baja.
Tenga en cuenta que este circuito es mucho más simple que algunos otros enfoques, como usar una compuerta XOR simple o simplemente bloquear el estado de una entrada cada vez que cambia el reloj de referencia, pero a diferencia de los otros enfoques, la salida de este circuito estará limpia incluso en presencia de fluctuación de fase u otra incertidumbre de bloqueo (no sé cómo agregar dicha incertidumbre a este simulador). En presencia de jitter, la salida de código gris de R3a / R3b puede tener +/- un conteo de jitter, pero los flip flops agregan +/- un valor de histéresis para cancelarlo.