¿Cómo encontrar la frecuencia mínima en un diseño asíncrono?

Creo que te refieres a la frecuencia mínima de cambios de entrada que la salida puede manejar adecuadamente. Esto es bastante simple. Para cada entrada, calcule el tiempo de propagación más largo posible a través de la lógica hasta la salida. Encuentra el mayor de estos retrasos. Luego, tome el recíproco de este retraso en el peor de los casos, y esa es la frecuencia mínima del rango de posibles frecuencias de respuesta válidas.

Si esto es así, las posibles fuentes de demora son bastante limitadas: la propagación del dispositivo y los efectos de interconexión. La propagación del dispositivo puede depender de todo tipo de factores, pero los más comunes son el voltaje y la temperatura de la fuente de alimentación (CMOS, TTL, LSTTL, ECL, etc.). Los factores de interconexión pueden incluir la longitud de la conexión, la impedancia de línea y la capacitancia de entrada. En casos realmente patológicos, los circuitos asíncronos pueden tener rutas de retroalimentación física no intencionadas que hacen que la salida oscile, y por lo tanto nunca se asienten en absoluto.

En general, la especificación de las frecuencias mínimas de operación para un circuito lógico simplemente coloca un límite en el peor de los casos a las expectativas. No es bueno intentar la operación a 100 MHz de un circuito que tiene una frecuencia mínima de 50 MHz. Como los componentes lógicos suelen tener un rango de tiempos de respuesta debido a las variaciones del proceso durante la fabricación, un circuito con una frecuencia mínima de 50 MHz podría funcionar bien a 70 MHz (por ejemplo), pero esa velocidad no debería ser esperado.