Obsolescencia de PCI: puerto de impresora IEEE1284 (EPP, ECP, LPT) ASIC

5

Tengo un producto en la fabricación de volúmenes donde la CPU integrada ahora está obsoleta.
Tengo que reemplazar esa CPU con una alternativa de menor costo. Por razones políticas (y prácticas) no tengo una opción qué CPU usar.
La CPU original tenía un chip complementario que proporcionaba un puerto de impresora. El reemplazo no tiene esa característica.

El puerto de la impresora es / se usó para fines de depuración por un RTOS heredado (y muy antiguo / obsoleto). Me encantaría cambiar ese sistema operativo, pero debido a la complejidad, eso no va a suceder antes de que dejemos de producir el diseño actual debido a la escasez.

La CPU de reemplazo no tiene un puerto IEEE1284 (también conocido como EPP, ECP, LPT, SPP, impresora, etc.)

He cazado alto y bajo y no puedo encontrar un ASIC que implemente IEEE1284 en un bus PCI de 3.3V. Las únicas partes que puedo encontrar que alguna vez fueron también están obsoletas.

I can encuentro la IP suave de VHDL, pero los poderes que se desean no quieren un FPGA en el diseño, y en cualquier caso el costo de la IP es muy alto demasiado alto.

Entonces, (a riesgo de ser acusado de "comprar") hay un fabricante que aún fabrica un dispositivo ASIC PCI IEEE1284 (a veces llamado SuperIO) de 3.3V que se puede comprar a un bajo costo en volúmenes de producción relativamente bajos para ¿Venta en (o importación a) Europa?

TIA,

    
pregunta Jason Morgan

2 respuestas

1

Le sugiero que golpee el puerto LPT en el código. El ejemplo de AVR puede encontrarse aquí . Alternativamente, puede realizar la depuración a través de alguna nueva interfaz preferida, y luego, solo para los dispositivos de depuración antiguos, haga un hardware intermedio que traduzca esta nueva interfaz a la antigua interfaz LPT. Esto será bueno para el futuro, ya que puede eliminar LPT completamente cuando RTOS finalmente obtenga un reemplazo.

    
respondido por el avra
1

Puede usar un chip CPLD para sentarse en el bus PCI e implementar el puerto ECP. Sí, va a necesitar un cierto trabajo de diseño, pero hay modelos decentes de bus PCI en los opencores para probar. A menudo es un diseño de chip único, ya que no necesita el hardware de configuración requerido por un FPGA.

Aquí hay un proyecto de código abierto que utiliza un CPLD para implementar un adaptador IDE para el bus ISA como motivación:   enlace

Hay varias personas trabajando en esto en los foros de Vintage Computer enlace

    
respondido por el shuckc

Lea otras preguntas en las etiquetas