¿Sería práctico construir un chip que pueda hacer esta matemática?

Con respecto a si es práctico construir un chip personalizado (ASIC):

La respuesta corta es 'no', a menos que primero logres hacer un prototipo de tu diseño en un FPGA.

El esquema de codificación que indicas, suena como una búsqueda de una combinación de los cuatro campos que da el menor error para que se codifique una constante determinada. En principio esta búsqueda se puede hacer en paralelo. Podría implementar esto en software o hardware.

En el software, puede utilizar técnicas de codificación de programas de subprocesos múltiples y ejecutar el software en una CPU moderna de varios núcleos o en una GPU. Un hilo maestro dividiría el rango de búsqueda entre los hilos de trabajo y coordinaría los resultados.

En hardware, podría usar una serie de módulos de codificador (que tendrá que diseñar) con el rango de búsqueda dividido entre los codificadores y algún otro hardware para coordinar los resultados.

No tengo idea de si el software o el hardware funcionaría mejor en este caso particular, ya que no me queda muy claro qué debe hacer el diseño del hardware del codificador real. Pero sea cual sea la ruta que elija, sospecho que la escalabilidad y la paralelización serán claves.

Como cuestión práctica, primero pruebe un codificador de prueba de concepto en una placa FPGA. Luego, puede evaluar su desempeño con solo el costo de una placa FPGA. (Xilinx y Altera tienen versons libres de sus herramientas de diseño). Transferencia de un diseño Verilog / VHDL operativo de FPGA a un ASIC de silicio se convierte en una pregunta mucho más práctica.

Si realmente está preparado para construir hardware, y quiere ir más allá de un prototipo FPGA a un Circuito Integrado Específico a la Aplicación, esta pregunta clásica explica con más detalle qué es lo que realmente involucra la creación de un ASIC y por qué el costo de desarrollo es tan alto. ¿Cómo se fabrican los circuitos integrados?

Dicho esto ... no puedes simplemente lanzar una vaga idea sobre la pared y esperar que se resuelva mágicamente "en silicio". Hasta que no tenga un mejor control sobre el problema de cómo codificar realmente los valores, realmente no tiene un diseño práctico para implementar ni en software ni en hardware. Entonces, lo mejor que puede hacer es tomar cualquiera de las herramientas con las que esté más familiarizado, ya sea C o Java o Verilog o VHDL, y comenzar a trabajar en el problema de codificación. Tal vez comience con una versión reducida de su codificación, aún con cuatro campos pero menos bits, lo que limita el espacio de búsqueda y mejora las posibilidades de encontrar un método de codificación que termine (tenga éxito) en un período de tiempo razonable.

P.S. Respecto al propio esquema de codificación de números:

Para eliminar un formato de número establecido de punto flotante establecido, como IEEE-754, el nuevo formato debe demostrar un rendimiento mejorado en gran medida, no solo un rango dinámico extendido, sino también una reducción del "error de máquina" (error de redondeo) mejor que 10 ^ -16 en toda la gama.

También está la cuestión de si es posible realizar cualquier tipo de operaciones aritméticas con este formato directamente, o si este formato solo es bueno para almacenar un número preciso en 64 bits. No veo el valor de un formato que solo me permite almacenar un número, pero no hacer pruebas de comparación o incluso aritmética simple. Si tengo que usar IEEE-754 para hacer algo con el número, podría perder los beneficios supuestos del nuevo formato (precisión o rango dinámico) cuando se desempaqueta el número. Por lo tanto, sin el soporte nativo de las bibliotecas de matemáticas, sigo siendo escéptico.