Diseñe un detector de igualdad de 3 bits consecutivo en 2 secuencias con un circuito secuencial síncrono. Cada secuencia se inyecta en una entrada del circuito, por lo que hay dos entradas, A y B, donde las secuencias se sincronizan en paralelo. Solo si las dos subsecciones con los últimos 3 bits de cada entrada son iguales entre sí, la salida será Y = '1'; De lo contrario, será Y = '0'.
Los flip-flops de su proyecto serán de tipo T.
¿Cómo puedo resolver el problema?
Un enfoque práctico : puedes encadenar 2 T-ffs. Ahí tienes un contador que cuenta 0,1,2,3,0,1,2, ... Ese contador puede memorizar cuántos pares de bits iguales se han recibido. Necesita una puerta XOR que compare 2 bits. Tan pronto como llega un par que no coincide, el contador se reinicia. Necesita una puerta que a través de otra puerta impida que el contador obtenga más relojes si tiene el número 3. La misma puerta se usa como salida.
La forma práctica conduce fácilmente a resultados no deseados debido a las fallas causadas por retrasos en los circuitos. Peor aún: no es sistemático. No es fácil mantener la idea clara y sin cambios.
Otra forma, más disciplinada y formal es dibujar el diagrama de transición de estado de una máquina de estados síncrona. La síntesis del circuito es más sencilla. En realidad, seguramente esta es la forma deseada.
Aquí está su máquina de estado. Asigne nombres a las señales, decida cuándo las entradas T deberían ser 1 y diseñe un circuito de compuerta combinatoria de 3 entradas / 2 salidas, la "Lógica de estado siguiente". Los unos y ceros dentro de los círculos son sus resultados de flip-flop, las variables de estado.
Enlateoríadelacomputaciónelemental,estecircuitoesunejemplodeMooreMachine.¡Buscalo!Tuprofesorquierequecrees2circuitosdeentradaquedenlasentradasTalosflip-flops.Esos2circuitossonlasiguientelógicadeestado.Enlaliteraturatambiénselesllama"La lógica de transición de estado"
Lea otras preguntas en las etiquetas clock circuit-design homework