Implicaciones de INL en la precisión y resolución de un ADC

Navega tus respuestas
5

Estaba tratando de entender el significado de varias especificaciones en una hoja de datos típica de ADC, y encontré este artículo. Ahora, si entiendo correctamente, me parece que la precisión del ADC en bits se puede tomar como \ $ n - \ log_2 {{e}} \ $ bits, donde \ $ n \ $ es el número de bits de salida del dispositivo (¿su resolución?) y \ $ e \ $ es el error INL ( integral no linealidad ) en términos de LSB.

Mis preguntas son:

  1. ¿Mi entendimiento es correcto? Si no, ¿cuál es la explicación correcta?
  2. Si un ADC de 16 bits tiene un INL de \ $ \ pm 4 \ $ LSB, ¿podemos decir que la precisión del ADC es de 14 bits, y tendremos que ignorar los 2 bits más bajos para los propósitos más prácticos?
  3. Aquí es un ADC de 16 bits con un INL típico de \ $ \ pm 0.4 \ $ LSB. ¿Esto significa que el dispositivo tiene una precisión típica de más que de 17 bits? ¿Cómo es esto posible? ¿O significa que el dispositivo generalmente tiene una precisión de más de 17 bits, pero como tiene solo 16 bits de salida, tiene que truncar los datos a una resolución más baja?
pregunta mayank

1 respuesta

3

  1. Tipo de ... si mira más abajo en la página del artículo vinculado, encontrará una buena explicación de los errores de ganancia y compensación. Particularmente fig.5 Entonces, si solo tiene errores de ganancia en algún momento, el rango digital se suprime y, en algunos casos, se suprime el rango de entrada analógica. El primer caso se explica por sus fórmulas. Lo tarde no. Debe tener en cuenta las diferencias de ganancia.

  2. Sin embargo, eso sería de una manera si se suprime el análogo Y tiene el ruido suficiente en la señal muestreada para ocultar su ruido computacional que posiblemente pueda publicar de forma múltiple para obtener su rango completo de 16 bits (lapso) atrás. Debido al ruido presente, no tendrá un ADC de resolución completa (ENOB - Número efectivo de bits). Si no tienes suficiente ruido, notarás esta multiplicación fraccionada. No menciona su aplicación, pero en imágenes esto no sería aceptable.

  3. Simplemente significa que el INL es bajo, no habla de tener que truncar la longitud porque está limitada por otros factores como el DNL. Lo que sí significa es que la arquitectura (técnica de circuito) promete una extensión adicional de 17 bits.

Otros factores entran en juego en tu decisión. La monotonicidad es una. Un ADC no monotónico tendrá un INL alto y NO será corregible.

El artículo es bueno, pero dice algunas cosas que son aplicables a ciertas arquitecturas de ADC. Una declaración es "un LOW INL significa un DNL bajo" parafraseando que la primera oración en la sección INL no es necesariamente verdadera en todos los casos.

    
respondido por el placeholder

Lea otras preguntas en las etiquetas

Grandes sistemas de potencia para el estudio del flujo de potencia ¿Qué partes específicas de un receptor de radio usan la energía? ¿Recibe la señal que necesita la batería?