Usando transistores como puertas lógicas

Creo que lo que estás pensando es en la lógica del transistor de paso, y aunque creo que no es muy popular, existe y puede tener sentido en algunos casos. De hecho, lo he usado en un curso de laboratorio para diseñar un multiplicador de 16 bits.

Para superar el problema con el umbral de voltaje de la fuente de la puerta (que impide que el voltaje de salida alcance ambos rieles), la lógica usa pares complementarios con una entrada invertida, como esta:

^{simular este circuito : esquema creado usando CircuitLab}

De esa manera, el pMOS pasará a un 'fuerte' (lo que significa que tendrá el mejor rendimiento) 1 y el nMOS pasará a un 'fuerte' 0. Tenga en cuenta que solo necesita 4 transistores para una compuerta AND, en lugar de el 6 (4 para NAND + 2 para NO) necesario con la lógica tradicional de push-pull CMOS.

El problema principal con la lógica del transistor de paso es que está agregando una ruta resistiva a la señal 'A', que cargará su compuerta de activación junto con el ventilador de salida de A & B. Por lo tanto, debe usarse con prudencia y, eventualmente, puede no ser conveniente.

También tenga en cuenta que puede (en teoría, YMMV) mezclar la lógica del transistor de paso con la lógica push-pull.

Esciertoque"Old School", pero funciona.

Un normal y una compuerta están construidos con varios transistores, todos agrupados en un solo circuito integrado. Posiblemente podría duplicar la funcionalidad con transistores discretos, pero el resultado final no será más rápido en el retardo de propagación que el circuito integrado. Una gran razón para el retraso es que las entradas de los transistores tienen capacitancia y los cables que los conectan tienen inductancia. Las capacitancias y las inductancias son mucho más pequeñas en los circuitos integrados que en los diseños discretos. Así que el retraso solo será más largo.

Una compuerta CMOS AND es una compuerta NAND seguida de un inversor. La puerta NAND utiliza 4 transistores. El inversor utiliza 2. Aquí hay un diagrama de una compuerta NAND.

enlace

Hay algunas razones por las que no es ideal intentar hacer esto con transistores discretos. Principalmente, si el PMOS en la parte superior se enciende cuando el NMOS en la parte inferior está encendido, tendrá grandes corrientes de penetración. Así que debes asegurarte de que eso no ocurra o usar resistencias para limitar la corriente.

Los umbrales Vgs, Vdd y RdsOn son parámetros de diseño críticos cuando tiene diseños MOSFET complementarios.

Los umbrales de entrada de Vil, Vih y Vol, Voh deben ser cambios controlados y cumplir con los criterios de tiempo para ser relevantes.

El voltaje de la compuerta debe ser de al menos 2x Vgs umbral para obtener un RdsOn razonable y preferiblemente 3x. La capacitancia de entrada y los factores de carga deben ser mínimos para la velocidad y la tensión de salida debe cumplir con los estándares CMOS a la carga nominal y Vdd.

Este diseño de 2 transistores no cumple con ninguno de los criterios anteriores, pero una imagen pequeña puede mostrar por qué se usan 2 clics diferentes para las entradas.

Mi simulación aquí

No necesita un transistor para un diseño de compuerta AND

^{simular este circuito : esquema creado usando CircuitLab}