Estimación del tamaño del circuito integrado [cerrado]

Esta es una de esas preguntas que las personas con más experiencia en este sitio temen. No porque sea difícil de responder, no lo es. Pero porque el hecho de que hiciste la pregunta en primer lugar indica que hay una lata gigante de gusanos esperando a ser abiertos. Y la mayoría de esos gusanos no son gusanos técnicos. Creo que es una pregunta importante para responder, precisamente porque es una mala pregunta y se hacen preguntas similares con bastante frecuencia.

No quieres un chip personalizado. No sé qué quieres hacer con eso. No sé tu solicitud. Pero las probabilidades son muy altas de no querer un chip personalizado.

Para empezar, este chip te costará alrededor de $ 100,000 a $ 500,000 solo para desarrollar.

Eso ni siquiera está considerando el costo de los chips en sí. A continuación, tendrás cantidades mínimas. Eso será en algún lugar en el vecindario de 50,000 a 1 millón de fichas al año. El costo debe ser relativamente pequeño. A 50K / año, espere que el precio por chip sea de alrededor de $ 4 / cada uno. Si obtiene hasta 1 millón / año, el precio debería bajar a alrededor de $ 1 / cada uno.

Entonces, incluso antes de considerar los problemas técnicos, estás perdiendo entre $ 300,000 y $ 5,000,000 en el primer año. Las personas que tienen esa cantidad de dinero para gastar saben que necesitan contratar personal calificado en lugar de formular la pregunta en un sitio web. Entonces supongo que usted no tiene esa cantidad de dinero para invertir en este proyecto. Esto no es un insulto, es solo la realidad de la fabricación de chips personalizados.

La otra gran bandera roja que veo aquí es que la pregunta asume que 256 registros de turnos es la solución correcta para su problema de diseño. Probablemente no sea la solución correcta, pero no sé el uso exacto para esto, por lo que podría estar equivocado. Aun así, nunca he visto una aplicación donde 256 registros de turnos sea la solución (que no podría resolverse utilizando algo más razonable).

Supongamos que realmente necesitas 256 registros de turnos. Hay soluciones que no involucran chips personalizados. FPGA's, por ejemplo. Dependiendo de su reloj y los requisitos de los pines de E / S, incluso un pequeño FPGA puede hacer lo que le pida. Incluso es posible hacer eso en un FPGA que cuesta menos de $ 5. Si sus volúmenes son inferiores a 50 K / año, esto es mucho más barato que seguir la ruta de chip personalizada (una vez que tenga en cuenta su NRE).

Esta es mi sugerencia: escriba una pregunta diferente que indique cuál es su problema de diseño y solicite una posible solución. Me refiero al problema de diseño que actualmente resuelve un montón de registros de turnos. No asuma que sabe cuál es la solución, deje eso abierto. Entonces tal vez podamos ofrecer una sugerencia que sea más realista que los chips personalizados.

Estoy de acuerdo con la publicación de David, pero tuve la curiosidad de ejecutar los cálculos.

Primero que nada, depende de si desea que los 256 registros de turnos se cronometren simultáneamente, o si desea cronometrar cada uno de forma independiente. Supongo que desea sincronizarlos todos a la vez, y que solo le interesa alimentar la entrada y ver la salida. Básicamente, sería un retraso de 63 bits de 63 bits de ancho.

En términos de entradas y salidas, tenemos 256 entradas, 256 salidas, un reloj, un reinicio global y las clavijas de alimentación y de tierra. Si digo que el 5% de las almohadillas deben ser de potencia y tierra, entonces eso nos da 13 pares de clavijas de potencia y tierra, lo cual es casi tan ligero como creo que lo haría. ¡Esto nos da un total de 540 pines!

Ya que dijiste que querías el chip más pequeño posible, voy a suponer que estamos limitados por pads. Esto significa que el factor limitante del tamaño del chip es el número de entradas y salidas, no el tamaño del núcleo lógico. Esto hace que el cálculo sea posible porque el embalaje es relativamente independiente del proceso. Un registro de desplazamiento de 63 etapas no es realmente tan grande, y siempre podemos justificar la naturaleza limitada del diseño del pad al pasar a un nodo de proceso más pequeño. Probablemente podría hacer esto con un proceso de 350um, por lo que no es tan costoso (en relación con otros procesos).

Ya que estamos limitados por pad, comencemos a hablar sobre los tamaños de pad. Un tono " razonable " para las almohadillas es aproximadamente 90um. Estimemos la distancia desde una esquina hasta la primera almohadilla como 100um. Si decimos que tiene una sola fila de almohadillas, eso le dará una longitud de lado de: $$ \ dfrac {540} {4} \ times 90 \ mu m + 2 \ times 100 \ mu m = 12.35mm $$ Es posible que podamos mejorar un poco las cosas usando dos filas de almohadillas. Tenemos que escalonar las almohadillas, por lo que no tenemos el doble de almohadillas que una sola fila. Esto nos da una longitud lateral aproximada de: $$ \ dfrac {\ dfrac {540} {4} +1} {2} \ times90 \ mu m + 2 \ times 100 \ mu m = 6.32mm $$ Una opción adicional es utilizar topes de soldadura C4. Si decimos que las protuberancias de soldadura tienen un paso de 200um, y que toda nuestra lógica encajará alrededor de las almohadillas (completamente pobladas), podríamos tener una cuadrícula de protuberancias de soldadura de 23 x 24, lo que da una dimensión del lado largo de: $$ 24 \ times 200 \ mu m + 2 \ times 100 \ mu m = 5.0mm $$

Tenga en cuenta que esto es puramente para el dado físico. Si desea que la matriz esté empaquetada en un BGA con un paso de pin de 1 mm, entonces un BGA de 24 x 24 sería tal vez 25 mm en un lado. Los FPGA disponibles comercialmente se pueden tener en paquetes ligeramente más grandes. Esta parte empaquetada BGA 27 x 27 solo te costará $ 65, y usted podría comprar aproximadamente 150 de ellos antes de pagar incluso el costo de una ejecución de fabricación.

Para el consumo de energía, con tantas salidas, su consumo de energía dependerá principalmente de la carga capacitiva en cada salida. Puede estimar eso encontrando la carga capacitiva promedio, el voltaje de suministro y la frecuencia de conmutación de salida promedio. $$ Potencia = C_ {avg} V_ {DD} ^ 2f_ {switch} $$