Estoy probando la entrada I2S y la salida I2S en el dispositivo TI. Bueno, quiero saber el uso de I2S SCK. La constitución de Deivce está abajo:
DAC (ESCLAVO) < - I2S-- DISPOSITIVO TI (MASTER) < - I2S-- ADC (ESCLAVO) x4
Creo que BCLK (Bit clock) y WCLK (Word clock) son ciclos de transmisión (no muestreo) de datos digitales. Por lo tanto, existe la posibilidad de que cada ciclo de muestreo de ADC se desvíe (depende de la precisión del cristal). Pero, el ciclo de muestreo no se desviará con SCK. El ciclo de muestreo dependerá del reloj de MASTER.
¿Entiendo correctamente? Disculpe, no tengo conocimiento de I2S ...