Acerca de I2S SCK (reloj del sistema, reloj maestro o MCLK)

-1

Estoy probando la entrada I2S y la salida I2S en el dispositivo TI. Bueno, quiero saber el uso de I2S SCK. La constitución de Deivce está abajo:

  

DAC (ESCLAVO) < - I2S-- DISPOSITIVO TI (MASTER) < - I2S-- ADC (ESCLAVO) x4

Creo que BCLK (Bit clock) y WCLK (Word clock) son ciclos de transmisión (no muestreo) de datos digitales. Por lo tanto, existe la posibilidad de que cada ciclo de muestreo de ADC se desvíe (depende de la precisión del cristal). Pero, el ciclo de muestreo no se desviará con SCK. El ciclo de muestreo dependerá del reloj de MASTER.

¿Entiendo correctamente? Disculpe, no tengo conocimiento de I2S ...

    
pregunta EarleyJP

1 respuesta

0

La hoja de datos PCM1368A dice en la sección 9.3.4:

  

El dispositivo PCM3168A requiere una entrada de reloj del sistema externo aplicada en la entrada SCKI para ADC y DAC   operación. El reloj del sistema funciona con un múltiplo entero de la frecuencia de muestreo, o f S .

Mientras el módulo I²S de CC1310 genere BCLK y WCLK en sincronización con el reloj maestro (lo que hace), no habrá desviación.

    
respondido por el CL.

Lea otras preguntas en las etiquetas