Diseño de PCB para el amplificador operacional empaquetado SOIC

Navega tus respuestas
5

Analog Devices ha publicado una nota sobre el diseño de PCB de alta velocidad , que muestra ejemplos de la disposición correcta de la placa para los amplificadores operacionales empaquetados SOIC (figura 9, a y amp; c). La nota enfatiza que "mantener los trazos cortos es primordial".

El primer ejemplo enruta la ruta de realimentación alrededor del amplificador. Las huellas son muy largas, lo que debería evitarse.

Un segundo ejemplo enruta la ruta de realimentación debajo del amplificador, colocando la resistencia de realimentación en el lado opuesto de la placa. Esto reduce la longitud de la traza, pero requiere vias. Vias "puede introducir capacitancia e inductancia parásitas", por lo que esto también debe evitarse.

Me preguntaba si no era una mejor alternativa para enrutar las vías bajo el paquete SOIC (pero aún en la misma capa) y colocar la resistencia de realimentación sobre el amplificador operacional como se muestra a continuación.

De esta manera, las longitudes de rastreo se mantienen razonablemente cortas, sin usar vias.

Pero supongo que si esta fuera una mejor solución, el autor la habría mencionado. ¿Hay alguna razón específica para no enrutar los seguimientos de realimentación en el paquete del amplificador operacional? ¿Es este un diseño aceptable, posiblemente incluso mejor para los amplificadores operacionales empaquetados de SOIC?

    
pregunta kassiopeia

2 respuestas

3

Aunque vias 'puede introducir parásitos', lo importante es el detalle, ¿cuánta inductancia adicional en una vía se compara con una longitud de rastro?

Su idea tiene mérito, pero sin un análisis más detallado de las longitudes de ruta, la inductancia parásita, la capacitancia parásita, de ambos diseños, no sería posible declarar un ganador.

Además de la longitud total de la ruta de retroalimentación (y aquí profundizamos en más detalles), la capacitancia en el pin de entrada -ve es un factor clave en la estabilidad de la retroalimentación, generalmente más importante que la longitud total. Su método debe tener una pista lo suficientemente larga para escapar del paquete en el lado, mientras que una vía hacia el otro lado podría colocar Rf directamente opuesto al pin de entrada -ve.

A menudo no está claro si se está utilizando la "longitud de pista corta" para fomentar una baja inductancia de punta a punta, una baja capacitancia de desviación a tierra o un cambio de fase bajo cuando se ve como una línea de transmisión. C a tierra es un asesino, y esa capacitancia del terreno perdido varía proporcionalmente a la longitud de la pista, pero solo muy débilmente a medida que el ancho, acortar la pista es mucho más efectivo que hacerlo más estrecho.

Es interesante observar que los amplificadores operacionales de velocidad más alta (GHz GBW y superiores) tienen un par de pines de salida, ambos unidos directamente al pin de salida en el chip, uno en el lado de 'salida' para la salida convencional, y Una al lado del pin de entrada, para la conexión directa a los componentes de realimentación. Eche un vistazo a hoja de datos AD8045 de Analog Devices por ejemplo

    
respondido por el Neil_UK
0

mantener el área de bucle más pequeña se desea para un ESL bajo y las pistas más cortas reducen la capacitancia en el plano de tierra. Los Vias agregan inductancia debido a la relación de aspecto y longitud, pero mucho menos que un bucle alrededor del chip.

Por lo tanto, debajo del chip está la ruta más corta, el bucle más pequeño y el Cf más pequeño para Rf.

    
respondido por el Tony EE rocketscientist

Lea otras preguntas en las etiquetas

Tipos y esquemas de regulación LDO ¿Cómo alimentar una luz de escáner con adaptador, no con batería?