He estado jugando con algunos ADC Delta Sigma, para muestrear señales de CA de baja frecuencia (< 2Khz).
El ADC admite una entrada diferencial con un valor de escala completa de aproximadamente + -500mV en sus entradas. He construido un diseño de referencia que consiste en una red de atenuación de entrada que toma mi voltaje de entrada, la divide por un factor de alrededor de 1000 que luego aparece en las entradas de ADC; También tengo un filtro anti alias, etc.
Para jugar con él, decidí medir unos pocos voltajes de CC mucho menos que la entrada de CA de escala completa (220v RMS) que usaría normalmente. Lo que he notado es que hay un ruido inherente de las salidas de los ADC. Por ejemplo, para una entrada de 30v DC verificada como estable, veo aproximadamente 80mV de ruido (aleatorio, + - variaciones) en las lecturas. El ruido parece tener una fundamental de unos 100-200Hz.
Creo que entiendo conceptos como ruido de fondo, cuantización de ruido, espolones, etc., así que quería ver si podía explicar esto; así que recurrí a las cifras de rendimiento de las hojas de datos para el ADC y encontré esto:
Creoqueestoexplicamisobservaciones;Puedoverunestímulodeaproximadamente80dBdesdelaentradadereferencia,alrededordelafrecuenciaderuidoobservada.
Además,hicealgunoscálculos:
500mVeselniveldereferenciaaescalacompletaquesemuestraenelgráfico,porloqueelestímuloqueestá80dBhaciaabajo,representaunvalorde50uVderuidoenlaentradadelADC.Comotengounareddeatenuacióndeaproximadamente1000,esosetraduceenunvalorequivalentedeaproximadamente50uV*1000=50mVderuidoenmivoltajedeentrada.Estoestácercadelacifraderuidode80mVqueobservé.
Mipreguntaes:¿Esválidoeseanálisisypodríaexplicarmisobservaciones?
PD:estapreguntaesunpocodifícildeexplicar,porfavor,comentaparaobtenerinformaciónadicional
EDIT1:AquíestáelADCdelqueestoyhablando: