Problema con el diseño flash ADC

El 74LS148 tiene entradas de inversión, por lo que codifica la entrada de BAJA prioridad más alta. Por lo tanto, cada una de las salidas de sus comparadores debe ser ALTA hasta que se alcance su voltaje de referencia (en el divisor de voltaje). Debe intercambiar las entradas + y - en cada amplificador operacional.

Los comparadores también deben conectarse a las entradas de prioridad en el orden correcto (el amplificador operacional más bajo para la entrada 6, junto a la entrada 5, etc.). Si el orden se invierte, pasará directamente de 0 a 7 sin pasos intermedios.

Otro problema posible es que está alimentando los amplificadores operacionales desde + 9V, pero el 74LS148 solo está diseñado para tomar + 5V. El voltaje de ruptura de LSTTL es 7V. Es posible que las entradas se conduzcan por encima de 7V y que el 74LS148 no funcione correctamente.

Las entradas del codificador utilizan el tipo de numeración big-endian, por lo que la entrada "0" tiene el valor más alto y la entrada "7" la más baja.

Apuesto que cuando inviertas las entradas del codificador, tu circuito funcionará.

Editar / Sugerencia: Mientras tanto, he visto que la entrada "0" no importa para la salida.