Tengo un diseño donde el ahorro de energía es un gran problema e incluso el modo de suspensión de energía más bajo de \ $ \ mu \ $ C es una corriente demasiado inactiva (30 \ $ \ mu \ $ A). Soy consciente de muchos y he usado \ $ \ mu \ $ Cs en el pasado que tienen una corriente de reposo extremadamente baja (en el rango nA), pero no tengo el lujo de cambiarme a un \ $ \ mu \ diferente $ C en mi diseño actual (prometo que este es el caso debido a las restricciones que me impuso el equipo de diseño, de lo contrario, migraría a una más óptima). Básicamente, somos lo mejor que podemos obtener para el \ $ \ mu \ $ C que tenemos que usar y no es lo suficientemente bueno. Así que no estoy buscando nuevas recomendaciones de \ $ \ mu \ $ C. Necesito una forma de eliminar la corriente de reposo de \ $ \ mu \ $ C o al menos reducirla al rango nA.
Uno de los pensamientos que tuve fue eliminar completamente la energía de \ $ \ mu \ $ C. Eso resuelve el problema de la corriente de reposo, pero mi temor es la resistencia desconocida de \ $ \ mu \ $ C cuando está apagado. Como las hojas de datos no suelen incluir esta cifra, creo que sería más seguro aislar cualquier E / S digital conectada a la \ $ \ mu \ $ C para que no devuelvan la alimentación a la \ $ \ mu \ $ C (causando posiblemente incluso más consumo de corriente que el modo de suspensión). ¿Hay algún esquema bueno, de ultra bajo poder para esto? Necesito estar en el rango nA para la corriente inactiva.
El diseño tiene un CPLD que siempre está activado. Con algunos tiempos inteligentes y amp; optimizaciones del fabricante, mi CPLD también debería terminar en el rango bajo de \ $ \ mu \ $ A. Soy consciente de esto y he aceptado este golpe en el consumo de energía debido a restricciones de diseño. ¿Podría enrutar señales a través de ese & ¿Emplea algunos métodos de tres estados dentro del CPLD si es necesario?
Las E / S digitales que he conectado son:
- UARTS
- SPI
- I2C
- Lógica / líneas de interrupción