Tengo un problema en la primera región donde M1 y M2 están en saturación. Si ambos NMOS están en saturación, ¿cómo puede el Vout ser VDD? No debería Vout estar cerca de 0 V ya que la corriente desplegable es mucho mayor que ¿El pullup actual? Por favor explique.
La saturación no es lo mismo que "mucha corriente". Un transistor con un \ $ v_ {GS} \ $ lo suficientemente pequeño puede estar en saturación y aún así conducir muy poco actual.
La situación es algo parecido a esto:
Elvoltajedesalidaseestablecealmirarlainterseccióndelosdosgráficos,porqueel
M1 y M2 tienen un pequeño \ $ v_ {GS} \ $ y un gran \ $ v_ {DS} \ $ , por lo que están en saturación. El pequeño \ $ v_ {GS} \ $ significa que, aunque esté en saturación, el transistor no pasa mucha corriente. En comparación, el gran \ $ v_ {GS} \ $ de M3 permitirá producir corrientes más altas, por lo que necesitará un \ $ v_ {DS} \ $ para producir la misma corriente que M1 / M2.