Una CPU tiene un caché con un tamaño de bloque de 64 bytes. La memoria principal tiene k bancos, cada banco tiene c bytes de ancho. C: los segmentos de bytes consecutivos se asignan en bancos consecutivos con resumen. Se puede acceder a todos los k bancos en paralelo, pero dos accesos al mismo banco deben ser serializados. Un acceso de bloque de caché puede involucrar múltiples iteraciones de accesos de bancos paralelos dependiendo de la cantidad de datos obtenidos al acceder a todos los k bancos en paralelo. Cada iteración requiere descodificar los números de banco para acceder a ellos en paralelo y esto toma k / 2 ns. La latencia de un acceso bancario es de 80 ns. Si c = 2 yk = 24, la latencia de recuperar un bloque de caché que comienza en la dirección cero desde la memoria principal es:
No soy muy conocido con los términos de banco y de latencia en la memoria principal. ¿Puede alguien ayudarme a obtener información sobre estos términos o proporcionarme una buena fuente de dónde puedo obtener todas estas cosas de manera adecuada?