¿La herramienta de síntesis considera un valor inicial de una señal dada antes del comienzo de la arquitectura? ¿Qué sucede cuando este valor no es una constante sino otra señal?
¿es mejor proporcionar valores iniciales a las señales o usar restablecer?
Dependiendo de quién más maneje la señal, la herramienta podría tratar arbitrariamente un valor de inicialización (ojalá se ignore si no tiene sentido). Además, el concepto de inicialización no tiene sentido en general para una señal. Una señal es un cable y un cable es accionado (por ejemplo, por lógica o un flip flop), no se inicializa. Por lo tanto, generalmente es más consistente mantener las declaraciones y asignaciones de señales (es decir, conducir por algo) por separado, ya que son conceptos lógicamente distintos.
Es mejor usar reset. Al simular, todo se inicializa a 'X'; cuando se sintetice, será aleatoriamente 1 o 0. Los valores iniciales no funcionan en síntesis, por lo que necesita un reinicio.
Si está apuntando a un FPGA, entonces la inicialización de la señal puede tener sentido y las herramientas sí (según mi experiencia) lo admiten, y lo han hecho durante varios años.
Por lo general, desea utilizar una cláusula de restablecimiento, ya que la mayoría de las cosas pueden ser muy tediosas si tiene que reconfigurarlas cada vez para estimular un problema, en lugar de simplemente mover el pin de reinicio para que toda su lógica vuelva a un estado conocido. .
Por lo general, solo uso la inicialización de la lógica relacionada con las señales de sincronización de restablecimiento para garantizar que la simulación y la síntesis coincidan y mantengan el restablecimiento activo bajo (en lugar de una 'U' temporal en la simulación) hasta que la señal de restablecimiento externa se haya desactivado. .