Detectar una señal para cumplir con los criterios

Navega tus respuestas
-1

No estoy seguro si esto pertenece aquí.

Utilizando FPGA:

Digamos que recibo una entrada de activación para mi sistema.

Quiero declarar que una ventaja es parte de mi señal si la obtengo cada vez que X \ $ \ mu \ $ s. (digamos 1 \ $ \ mu \ $ s)

4 disparadores en X \ $ \ mu \ $ s el tiempo es suficiente para que salga OK.

Más específico: digamos que x es la línea de tiempo y es un disparador que obtengo. El disparador podría ser una señal válida que recibo o puede ser ruido. Digamos que se ven igual. La única forma en que puedo reconocer una señal de entrada válida es detectándola 4 veces separadas por 1 \ $ \ mu \ $ s. La entrada podría ser cualquier cosa: 1

pregunta Dan

1 respuesta

1

Sin duda, contar es un método válido.

Otra forma sin contar sería alimentar su señal a un registro de desplazamiento de 4 bits, usar un AND lógico en los cuatro bits y usarlo como entrada para su detector. Solo es 1, si hay cuatro 1 en el registro de desplazamiento.

Por supuesto, en ambas situaciones puede haber una situación en la que dos entradas válidas se siguen directamente, es decir, tiene ocho 1 en una fila como entrada. En este caso, debe especificar el aspecto que debe tener la salida (1 durante todo el tiempo después de que se detectaron los primeros cuatro 1s, o dos 1s separados, cada uno espaciado por tres 0s ...). Si desea lo último, puede usar la salida de los AND como entrada al puerto de reinicio del registro de desplazamiento para borrar todos sus bits.

    
respondido por el M529

Lea otras preguntas en las etiquetas

cheapo CCFL LCD mantiene el cambio de color, ¿cuál es la causa? [cerrado] ¿Cómo usar un módulo en verilog como en el operador de compilación como OR, AND, XOR, etc.?