Tengo dos FPGA, uno contendrá chip de prueba y otro con memoria e interfaz I2S y algunas señales de control para jtag. En este momento, el chip no está disponible en el tablero, pero sus conexiones son tales como que las bolas están expuestas. ¿Puedo verificar la continuidad de esas señales que están conectadas entre estos dos FPGA sin dañar las bolas? El problema es que no tengo puntos de prueba para todas las señales, por eso quería hacer una prueba de activación.