Diseñe un complementador de una entrada, una salida de serie 2… (FSM)

Navega tus respuestas
-1

Mi pregunta:

Tabla de estado: 

 A(t)     input       A(t+1)       output
  0         0            0           0
  0         1            1           1
  1         0            1           1
  1         1            1           0

Comencé formando 2 estados (S0 y S1), ya que solo tenemos 1 flopflop. En S0 cuando la entrada = 0 se mantiene (la salida será igual a 0), de lo contrario, pasar al siguiente estado (S1), no sé exactamente por qué la salida = 1 en este caso. Por último, en S1 cuando la entrada = 0, luego la salida = 1 y cuando la entrada = 1, entonces la salida = 0.
Me gustaría tener una explicación de este problema. Mi examen final es mañana.

    
pregunta M9501

1 respuesta

2

Primer vistazo a la operación del flip flop tipo D

La secuencia comienza con un reinicio, por lo que Q = 0

La entrada al tipo D se compone a partir de la salida inicial (Q) que está ORed en el primer bit (LSB) del número que está complementando (X).

La salida Y es XOR'd con Q y X (00 > 0, 01 > 1) como Q es '0', no tenemos que considerar ningún otro caso. Entonces, inicialmente, la salida en Y siempre será la misma que la entrada en X es decir, nuestro bit de datos LSB.

La entrada inicial en 'D' también será la misma que la entrada en X (X OR '0' = X)

Tomemos un número, digamos 28. En binario, esto sería 00011100 Para cambiar esto al cumplido de sus 2, invertimos y agregamos 1 

         00011100 --> 11100011 ---> +1 ----> 11100100

Entonces, si nuestro circuito funciona con una entrada 00011100 producirá una salida 11100100

Comience con un reinicio para que Y = X (Q = '0') 

        Q (t+1) =  D (t)
        D is X OR Q 
        Y is X XOR Q

LSB primero 

       X        Q         D         Y
       0        0         0         0
       0        0         0         0
       1        0         1         1
       1        1         1         0
       1        1         1         0
       0        1         1         1
       0        1         1         1
       0        1         1         1

Mire la relación diagonal entre D y Q. Q en la siguiente fila (t + 1) es simplemente el valor de D en la fila anterior (en el tiempo t). Cada vez que el bit está CLOCKED 't' se mueve en 1. El resto es simplemente aplicando la lógica de las puertas conectadas para producir un valor.

    
respondido por el JIm Dearden

Lea otras preguntas en las etiquetas

¿Admite iverilog las palabras clave SystemVerilog? El inversor de CC a CA se apaga inesperadamente [cerrado]