cómo lidiar con el voltaje de entrada que está entre la lógica del dispositivo alta y la lógica bajo voltaje

La forma en que "tratas con eso" depende de las circunstancias, depende de lo que quieras.

En un sistema lógico estándar, puede haber errores de nivel, picos de ruido, rebote en el suelo, todo tipo de cosas que hacen que los voltajes no se lean exactamente. Por eso se utiliza el amplio margen. Los voltajes por debajo de 0.8v son bajos, por encima de 2.0v son altos, y cualquier otro voltaje solo debe ocurrir de manera transitoria, en el camino entre uno u otro. Si un voltaje intermedio persiste, entonces es un error, una indicación de falla de operación o diseño.

Si no está operando un sistema lógico, pero tiene una señal analógica para la que ha definido su propio umbral, digamos que < 1.3v es bajo, > 1.3v es alto, entonces puede pensar que puede usar un comparador con un voltaje de referencia de 1.3v para diferenciarlos.

El problema es que su comparador puede tener algunos mV de error de nivel, y cuando los voltajes de entrada están dentro de un mV puede oscilar. Esto significa que su especificación es realmente < 1.29v es baja, > 1.31v es alta, y entre ellas, ¿quién sabe? Exactamente el mismo problema que para la especificación lógica, solo una ventana de error más pequeña.

Nunca puedes bajar a una ventana de error cero. O lo reconoces y lo especificas. O bien, te equivocas un día.

La mejor manera de lidiar con la oscilación cuando las entradas del comparador son casi iguales es usar histéresis, esto es una compensación deliberada de umbrales positivos y negativos. Por ejemplo, es posible que la entrada tenga que ser > 1.4v para cambiar a 1, < 1.2v para cambiar a 0, y entre esos dos niveles, la salida puede ser cualquiera de los dos, y permanecerá allí . A medida que gasta más dinero en precisión, puede reducir el rango de histéresis, pero como antes, nunca puede llegar a la histéresis cero.

Una forma alternativa es leer el voltaje de entrada con un ADC y tomar la decisión basándose en la lectura digital. El ADC tendrá sus incertidumbres especificadas, error de nivel, amplitud de ruido, velocidad de lectura, por lo que no obtendrá un pase libre para la precisión, pero es más flexible en el establecimiento de umbrales que en la histéresis del comparador.     

Los comentarios le dicen exactamente qué buscar: hysteresis . Esto es simplemente un diseño en el que se requiere una señal de entrada ascendente para llegar más alto antes de que cambie la salida y luego se requiere una señal de entrada descendente para llegar más bajo antes de que cambie la salida, una vez de nuevo.

Por ejemplo, la banda de histéresis podría establecerse en exactamente esos dos valores, de modo que si la señal de entrada hubiera sido "baja" anteriormente y estuviera aumentando, tendría que subir por encima de \ $ 2 \: \ textrm {V} \ $ antes de que la salida cambie para reflejar un nuevo valor de entrada. Y luego, una vez que la entrada hubiera alcanzado ese nivel y la entrada volviera a caer, el circuito requeriría que la entrada cayera por debajo de \ $ 800 \: \ textrm {mV} \ $ antes de que la salida cambiara para reflejar el nuevo estado.

Hay activadores Schmitt , comparadores , opamps utilizados en una configuración de comparador de un tipo u otro, y una variedad de otros esquemas que pueden aplicarse.

Sin embargo, si lo que realmente deseas es tener un tercer estado en la salida, se debe indicar un valor indeterminado cuando el voltaje está entre esos niveles, entonces ese es un animal completamente diferente. Es posible que deba incluir un detector de ventanas . Pero debes preguntarte por qué podrías querer saber eso.

La realidad es complicada, sin embargo. Y no importa lo que decida, habrá situaciones de esquina en las que se podría agregar un mayor diseño en ventaja. (Con suficiente tiempo y dinero, casi cualquier cosa puede lograrse). Pero esas son ideas aplicadas por muchos otros, según las circunstancias. Entonces, ¿qué usted quiere hacer?