Mi problema es acerca de AND-gate cuando sus entradas están abiertas. Quiero saber: ¿Cuál es la salida cuando las entradas están abiertas? ¿La salida es Z (abierta) o 0?
¿Cuál es tu idea sobre esta estructura de transistor AND-gate?
(
Mi respuesta a la estructura anterior es que la salida es 0 cuando las dos entradas están abiertas, o al menos una de ellas es 0.
La respuesta depende del diseño de la puerta AND
Una compuerta TTL tradicional tratará una entrada no conectada como una lógica alta, por lo que la compuerta AND con dos entradas no conectadas tendrá una salida alta.
Para una puerta CMOS, el resultado es mucho menos predecible. La entrada no conectada puede ser alta o baja, dependiendo de los campos estáticos cercanos. En el peor de los casos, se desplaza a un voltaje intermedio y solo cambia parcialmente la salida, lo que lleva a un exceso de calentamiento de la compuerta. O la salida podría oscilar entre alto y bajo (lo que nuevamente lleva a calentar el circuito).
Una salida con alto Z es poco probable en ambos casos, aunque podría ser el resultado de algo así como una simple lógica de diodo cableado.
Editar:
La compuerta AND de 2 transistores en su sitio vinculado no es un diseño TTL tradicional ni un diseño CMOS.
Estecircuitotrataráunaentradanoconectadacomobaja,yaquelacorrientequefluyehacialasbasesdetransistoresdefineunaentrada"alta" para este circuito.
Para la puerta simple de dos transistores que se muestra en su enlace, la salida será Baja cuando cualquiera de las entradas esté abierta: si un transistor no tiene corriente de base, tampoco tendrá corriente de colector.
En una puerta AND real, el resultado de una entrada abierta dependerá del circuito real de la puerta, que será más complejo que dos transistores.
Para la lógica TTL bipolar, la entrada generará corriente, por lo que aparecerá como una lógica Alta si no está conectada.
Para la lógica CMOS, las entradas son puertas FET que tienen una impedancia muy alta; en ese caso, una entrada no conectada puede vagar aleatoriamente entre Alta y Baja.
Lea otras preguntas en las etiquetas digital-logic logic-gates