¿Cuál es el efecto de V (CE) en la saturación?

-1

Estoy siguiendo este tutorial sobre transistores. En el tutorial, se establece que para estar en la región de corte, \ $ V_ {BE} < 0 \ $ y \ $ V_ {BC} < 0 \ $ debe ser verdadero. El tutorial también establece que, sin embargo, es suficiente para que \ $ V_ {BE} < V_ {th} \ $ esté en la región de corte.

Mi pregunta es, en qué modo de operación estaría el transistor en lo siguiente:

$$ V_ {BE} \ ge V_ {th} \; \; AND \; \; V_ {CE} < V_ {CE (sat)} $$

En esta configuración, sabemos que \ $ V_B > V_E \ $ por el hecho de que \ $ V_ {BE} \ ge V_ {th} \ $. También sabemos que \ $ V_B > V_C \ $. Lo sabemos por el hecho de que \ $ V_ {CE} < V_ {CE (sat)} \ $ pero desde \ $ V_ {CE (sat)} < V_ {th} \ $, \ $ V_B \ $ must ser mayor que \ $ V_C \ $.

NOTA: Supongo completamente que \ $ V_ {CE (sat)} < V_ {th} \ $ debe ser el caso. No estoy seguro de si esto es correcto. He llegado a este supuesto porque el artículo establece que los valores habituales para \ $ V_ {th} \ $ son alrededor de 0.6V y para \ $ V_ {CE (sat)} \ $, son alrededor de 0.2V. Por favor, infórmeme si se trata de una suposición errónea.

Entonces por voltajes , deberíamos estar en el modo de saturación (porque \ $ V_B > V_C \; AND \; V_B > V_E \ $) pero \ $ V_ {CE} \ $ es menor que \ $ V_ {CE (sat)} \ $, por lo que tampoco podemos estar en modo de saturación.

Entonces, ¿en qué modo está el transistor en esta configuración?

    
pregunta Utku

2 respuestas

2

Crees que cuando Vce es menor que Vce (sat) no puedes estar en saturación. Esto es incorrecto. En saturación, Vce puede ser menor o igual que Vce sat.

En realidad, la forma de verlo es esta: si la unión del emisor de base está polarizada hacia delante Y la unión del colector de base también está polarizada hacia adelante, entonces el transistor está en saturación. Esta es una forma más simple de verlo, en mi opinión. Por lo tanto, en el caso que describe, el transistor está saturado.

La terminología que utiliza, con Vth, no es realmente una terminología estándar para BJT. FYI.

    
respondido por el mkeith
1
  

Entonces por voltajes , deberíamos estar en el modo de saturación pero \ $ V_ {CE} \ $ es menor que \ $ V_ {CE (sat)} \ $, por lo que no podemos estar en modo de saturación tampoco.

Esta es la parte problemática. Cuando \ $ V_ {CE} > V_ {CE} (sat) \ $ NO estás saturado, sino en la región lineal. Piense si el transistor está apagado y el emisor está conectado a tierra: \ $ V_ {CE} \ $ sería V +, por lo tanto grande, \ $ V_E \ $ estaría en el suelo, \ $ V_ {CE} \ $ en su Máx, y el transistor está apagado. A medida que crece la corriente del colector, hay una mayor caída de voltaje a través de una carga en el colector o emisor, lo que obliga a \ $ V_C \ $ a acercarse a \ $ V_E \ $, reduciendo \ $ V_ {CE} \ $. Cuanto mayor sea la corriente, mayor será el efecto.

Por lo tanto, \ $ V_ {BE} > V_ {Th} \ $ y \ $ V_ {CE} < V_ {CE} (sat) \ $ es un transistor en modo de saturación.

Vea la primera figura en enlace

    
respondido por el Scott Seidman

Lea otras preguntas en las etiquetas