Apuesto a que usas un nivel de CC constante en la entrada para la prueba.
Esto enciende el FET superior, como debería ser. Sin embargo, el controlador superior, que necesita un voltaje por encima del riel HV para conducir la compuerta FET superior, en realidad está alimentado por el capacitor Cboost, que se llama una tapa de arranque.
El controlador superior eventualmente consumirá toda la carga en Cboost y, por lo tanto, dejará de funcionar. CBoost debe recargarse periódicamente, lo que se realiza al activar la salida BAJA (es decir, FET superior desactivado, FET inferior activado), que se produce cuando el PWM está bajo.
No puede hacer que este tipo de controlador funcione en un PWM de ciclo de trabajo del 100% (es decir, que la salida esté constantemente activada) por este motivo. Solo debe conducirlo con un valor PWM una muesca por debajo del 100%. es decir, si su contador de PWM va de 0 a 255, no exceda el valor 254.
Tenga en cuenta que el 1N4148 utilizado en el esquema explotará en su voltaje, pero como no publicó el esquema real, no me preocupa eso.