¿Por qué el desajuste entre el frente y el ancho del backend?

Navega tus respuestas
0

Al observar la microarquitectura del núcleo Krait de Qualcomm, noté que hay una falta de coincidencia entre el ancho del frontend y el backend:

  

canalización de enteros de 11 etapas con decodificación de 3 vías y ejecución superescalar de 4-vías fuera de orden de problemas especulativos

¿Por qué es eso y cómo afecta el rendimiento del procesador (para bien o para mal)?

Fuente: enlace

    
pregunta ivanmp

1 respuesta

0

Cuando originalmente hice la pregunta, me interesaba saber cómo esta falta de coincidencia podría afectar el rendimiento, lo que significa: ¿el backend estará inactivo esperando instrucciones descodificadas? Por supuesto que no, pero ¿cuál fue la explicación para eso?

Aparentemente no sucede porque:

  1. Las instrucciones ARM son muy fáciles de decodificar (longitud fija) [1]
  2. Las instrucciones decodificadas toman una cantidad variable de tiempo para ejecutarse en el backend, como lo indica @ pjc50.

[1] enlace

    
respondido por el ivanmp

Lea otras preguntas en las etiquetas

Cómo controlar de 0 a 110 de CA con una salida rms de microntroller de 0 a 5 v ¿Qué sucede con una entrada de 32 bits cuando una compuerta solo emitirá 1 bit?