No puedo decir cuántos pines IO están disponibles en el C8051F975. El sitio web de SiLabs, Farnell y la hoja de datos p. 42 dice 19 pines IO, así que supongo que eso es correcto, pero de acuerdo con la hoja de datos p. 38 hay 21 pines IO.
Estoy intentando usar esta MCU en un esquema, pero no puedo terminarla antes de saber cuál de los pines está realmente disponible.
Obtuve esto del soporte de SiLabs:
La figura del paquete (Figura 3.3) es correcta. Hay 19 GPIO con todas las funciones, ya que P6.0 y P6.1 no tienen un modo de salida completo (sin salida push-pull). Tampoco se pueden utilizar para ningún periférico analógico. Sin embargo, se pueden utilizar como entradas y salidas de drenaje abierto. He puesto el problema en nuestro sistema para arreglarlo. ¡Gracias por hacernos saber!
En el paquete QFN-24 en la página 38 hay 24 pines (+ pad GND).
2 pines son VDD y GND - > 22pins.
1 pin es RST / C2CK - > 21.
Si desea usar un depurador de hardware, entonces no use
1 pin P5.2 / C2D como E / S - > 20 pines de E / S .
Lea otras preguntas en las etiquetas microcontroller