Me asignan la tarea de diseñar un registro de 4 bits utilizando D Flip-Flops (y MUXes) que funcionan de acuerdo con las siguientes entradas de selección:
Cuando ...
S1S0 = 00, Sin cambios;
S1S0 = 01, el registro se borra a 0;
S1S0 = 10, el estado actual se complementa;
S1S0 = 11, se cargan datos paralelos.
A continuación se muestra lo que hice, pero no estoy seguro de haberlo implementado correctamente.
¿Podría corregirme si hay algo incorrecto o que deba mejorar?
