Aquí está el circuito.
Ahora, ¿cuáles serían los voltajes en el Nodo Y en el borde positivo del reloj, si el Cambio de la Hora de encendido a apagado y apagado a encendido de las Puertas de Transmisión son: 0.5ns, 1ns, 2ns
Aquí está el circuito.
Ahora, ¿cuáles serían los voltajes en el Nodo Y en el borde positivo del reloj, si el Cambio de la Hora de encendido a apagado y apagado a encendido de las Puertas de Transmisión son: 0.5ns, 1ns, 2ns
Tenga en cuenta que la entrada a una puerta CMOS representa una capacitancia significativa que almacena la carga. Puedes considerarlo como un condensador conectado a tierra.
Cuando TG1 está activado (y TG2 está apagado), el nodo Y se carga al mismo voltaje que X. Cuando TG1 se desactiva, el nodo Y simplemente mantiene este mismo voltaje, ya que la carga no tiene a dónde ir, a excepción de las vías de fuga que podría hacer que el voltaje caiga ligeramente.
Los dos inversores conducen la tensión en el extremo inferior de TG2 hasta el mismo valor nominal que el nodo Y (y el nodo X). Entonces, cuando el TG2 se enciende, no hay un cambio apreciable en el voltaje en el nodo Y, aparte de que cualquier "caída" se elimina, asumiendo que el voltaje no disminuyó hasta el punto de causar que el voltaje en el nodo Z cambie.
Lea otras preguntas en las etiquetas vlsi high-impedance