Pestillo SR y Pestillo SR sensible al nivel

0

Entonces, ¿cuál es la diferencia entre el pestillo sr y el pestillo sensible al nivel?

Para sr latch, cuando 00, simplemente almacenan el bit anterior y cuando son 01, la salida q se convierte en 0, que se restablecen y cuando son 10, la salida q se convierte en 1, que se establece.

Por ejemplo, si tengo este latch de nivel sensible al nivel:

¿En qué se diferencia el comportamiento del solo latín SR normal?

    
pregunta cohsta

1 respuesta

0

Sólo hay lats SR sincronizados o sensibles a nivel. El otro tipo de pestillo es disparado por borde, también conocido como flip-flop. Su diagrama muestra un latch SR con entradas cerradas. En otras palabras, se puede configurar o borrar solo si C (el control de la puerta) es verdadero y S o R son verdaderos. Si S & R son verdaderas y C se vuelve falsa, la salida es impredecible. Un latch SR más simple sería solo el 2 o las compuertas, utilizando S1 y R1 como entradas, pero otra lógica debe asegurarse de que S1 o R1 sea falso en todo momento. Son sensibles a los niveles, ya que la lógica que los impulsa debe mantener un 'nivel o estado continuo hasta que sea el momento de cambiar .

Agregando otra puerta a la entrada C y uniéndola a la entrada las salidas tienen un flip-flop, que se dispara solo en el flanco ascendente o descendente, pero aún tiene entradas S y R para usar si es necesario. Una vez que se detecta el borde, mantienen el estado hasta el siguiente cambio utilizando un borde ascendente o descendente . Consulte este enlace para obtener más información sobre el pestillo RS, así como en Wikipedia para los flip-flops y los pestillos 'D', que se utilizan mucho en muchos circuitos digitales.
Los números de pieza para consultar los detalles: 74HC02 ni gate, 74HC74 flip-flop, 74HC573 latch.

enlace

    
respondido por el Sparky256

Lea otras preguntas en las etiquetas