Para circuitos integrados, digamos que uno desea aumentar (a diferencia de los intereses actuales al tratar de disminuir) el voltaje de operación / VDD del circuito integrado.
Si uno aumenta el VDD en algún factor k, ¿en qué factor aproximadamente debería agrandarse la geometría de la compuerta?
El aumento de la geometría de la puerta no permite un VDD más alto. En los circuitos integrados CMOS, el avance del óxido de compuerta suele ser el parámetro que establece un límite en el VDD que se puede usar. Lo que sucede con los nodos de procesamiento más pequeños (por ejemplo, 40 nm frente a 22 nm) es que no solo se reduce la longitud de la compuerta más pequeña, sino que el óxido de la compuerta se vuelve más delgado, lo que reduce el valor de VDD en el que se produce la ruptura.
Lea otras preguntas en las etiquetas transistors voltage integrated-circuit