Estoy trabajando en un proyecto que me obliga a convertir Mealy y Moore Machines en Flip Flops. Aunque la tarea no es difícil, pero es excepcionalmente aburrido repetir cierto conjunto de instrucciones, esto también hace que consuma mucho tiempo.
¿Existe una herramienta en línea / fuera de línea para generar automáticamente diagramas de flip flop / ecuaciones de entrada desde una máquina de estados finitos?
Por supuesto, para eso están los lenguajes de descripción de hardware (HDL). Para describir el hardware, incluidas las máquinas de estado, utilizando un lenguaje cercano al natural. A saber, VHDL y Verilog.
Algunos editores de VHDL y Verilog incluso generarán diagramas gráficos de su máquina de estado a partir del código
Lo que estás buscando es una 'herramienta de síntesis'. Por ejemplo Design Compiler. Estos toman una descripción de la lógica (verilog, VHDL) junto con las restricciones de tiempo / área / potencia, etc. y crean el circuito implementado con puertas de una biblioteca.
Pero las licencias son bastante caras, así que dudo que valga la pena para un proyecto de clase: P
Lea otras preguntas en las etiquetas software digital-logic