Según el SISTEMA DE DISPOSITIVO INTELIGENTE i.MX6 de la placa de diseño de escala libre, utiliza 8 capas, mi pregunta es sobre las capas internas, son líneas de disciplina con un plano continuo de GND en un lado pero en el otro lado tienen una capa de poder que se rompe MUCHAS veces (hacen muchas islas de potencia), y algunas señales importantes cruzan esos planos rotos y eso significaría una diferencia en Zo de la línea, lo que significa reflexiones, por lo que la integridad de la señal no será óptimo y cuando estamos hablando de líneas de datos RAM y otro tipo de líneas sensibles, eso es un gran problema, así que esa es mi pregunta, quiero decir que es el diseño de referencia, pero en mi opinión está en contra de toda la teoría, ¿alguien puede decirme si Estoy equivocado o dame un awnser para orientarme en este asunto por favor.
Esta es una captura de pantalla de la capa interna 2 y el plano de poder que forma la línea de la franja, allí se pueden ver las líneas de SoC y RAM.
Esteeselstackup: